PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-304277

(43) Date of publication of application: 16.11.1993

(51)Int.CL

H01L 27/115 H01L 27/112

(21)Application number: 04-110050

(71)Applicant: ROHM CO LTD

(22)Date of filing:

28.04.1992

(72)Inventor: YAMAMOTO HIROTAKA


OJI HIROSHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To enable read without write after products by introducing impurities controlling threshold voltage into a read-only memory element and writing two states.

CONSTITUTION: Impurities controlling first threshold voltage for forming the state of 1 are introduced into the position of the formation of a ROM element, and a P+ type first threshold voltage controlling impurity r gion 10 is formed. Impurities controlling second threshold voltage are induced into a section, in which the state of 0 is written, in a ROM element section, and a second threshold voltage controlling impurity region 11 in high concentration is formed. A first polysilicon film 5, an inter-layer insulating film 6 and a second polysilicon film 7 are shaped in the same process as other flash memory elements, thus forming a gate electrode. Accordingly, a semiconductor device, to which the flash memory elements and the previously written ROM element are also shaped, is



obtained only by adding impurity introducing processes in two processes to a conventional manufacturing process.

LEGAL STATUS

[Date of request for examination]

26.04.1999

[Date of sending the examiner's decision of

09.10.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Dat of r gistration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

Ţ

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-304277

(43)公開日 平成5年(1993)11月16日


(51) Int.Cl. ⁵ H 0 1 L 27	7/115	識別記号	庁内整理番号	FI		技術表示箇所			
27	7/112		8728 – 4M 8728 – 4M	H01L	27/10 4 3 4 4 3 3				
					審査請求	未請求	請求項	の数2(全 4 頁)	
(21) 出願番号		特顯平4-110050		(71)出顧人	000116024 ローム株式会社				
(22)出額日		平成4年(1992)4)	<i>н</i> 26 ц	(72)発明者	京都府京都市右京区西院灣崎町21番地 山本 浩貴 京都市右京区西院灣崎町21番地 ローム株 式会社内				
		,		(72)発明者		占京区西防	完满崎町	21番地 ローム株	
				(74)代理人			宗太	(外2名)	

(54) 【発明の名称】 半導体装置の製法

(57)【要約】

【目的】 フラッシュメモリ素子と読出し専用メモリ索子とを併有する半導体装置の競出し専用メモリ素子を半導体装置の製造工程中に書き込んで、製品化後に書き込まなくても読み出せる半導体装置の簡単な製法を提供する。

【構成】 フラッシュメモリの製造工程中で、ゲート電極5 (フローティングゲート) 形成前にROM案子部分のみ第1のスレッショルド電圧制御用不純物を導入する工程と第2のスレッショルド電圧制御用不純物を導入する工程とを追加してROM案子部分の書込みを行い、他はフラッシュメモリ案子と同じ工程で製造する。



1

【特許協求の位囲】

5

【副求項1】 口気的に昏込み、説出し、消去可能な不 **御発性メモリ森子と協出し専用のメモリ森子とを有する** 半導体装置の製法であって、前配配出し専用のメモリ森 子がスレッショルド口圧を制御する不純物の導入により 「0」または「1」の2状態の昏込みが行われ、他の工 **湿は前配不抑発性メモリ奈子と同一工程で形成されてな** る半む体装置の熔法。

【節求項2】 前配院出し与用のメモリ衆子の2状態の 銃出し専用メモリ森子部分全体に不効物が導入されて第 1のスレッショルド電圧を制御し、さらに第2の状態を **貸き込む説出し与用メモリ索子部分のみを貸出して前配** 不純物が導入されて第2のスレッショルド電圧を制御し てなされることを特徴とする窗求項1配贷の半導体装置 の疑法。

【発明の鮮畑な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製法に関す る。さらに詳しくは、不抑発性メモリ(フラッシュメモ *20* M) 奈子を作り込む半草体装置の製法に関する。

[0002]

【従来の技術】従来より、口気的に容込み、競出し、消 去可能な不抑発性メモリとして、フローティングゲート **蓉粒形のメモリ素子が用いられており、この種フラッシ** ュメモリ森子のゲート沿造としては、フローティングゲ ートおよびコントロールゲートがポリシリコン膜により 形成され、その2 層間にシリコン酸化膜やチッ化膜など からなる周問膜が配設されたポリシリコン膜ー絶感膜ー ポリシリコン膜の偽造とされている。

【0003】このようなフラッシュメモリ索子の柗造を 図5に示す。図5において、半導体基板1の表面にゲー ト絶像段としてのシリコン酸化腺4が形成され、その上 に頂次ポリシリコン膜からなるフローティングゲート 5、シリコン酸化膜からなる層間膜6、ポリシリコン膜 からなるコントロールゲート7が積層されてゲート電磁 の両側のp型のシリコン半導体基板1にn型の不純物拡 **散領域が形成されてソース領域2、ドレイン領域3が形** 成されている。

【0004】また基板表面には素子問分離用のLOCO S碇化谟8が形成され、さらにソース領域2の下層には 団圧を向上させるためにn- の低温度領域9が形成され ている。叙上のように构成されるフラッシュメモリ索子 にデータの貸込みを行うばあい、ドレイン領域3とコン トロールゲート7のあいだに貸圧を印加してフローティ ングゲート5へ電子を注入し、注入量を2種類に変えて 「1」の状態と「0」の状態の登込み操作を行ってい る.

ングゲート5に注入したホットエレクトロンをコントロ ールゲート7とソース領域2間に逆の貸圧を印加するこ とによりホットエレクトロンが排出され、配憶の消去が 行われ、再度啓込みをすることができる。

【0006】従来、この啓込み、消去が可能なフラッシ ュメモリ素子と一旦母き込めば消去しないで競出し専用 とするメモリ衆子 (ROM) を1つの半導体装置の中に 併存されるばあいが多いが、半草体装置の製造プロセス **簡略化のため、ROMを形成するばあいもすべて唇込** ○込みが、半導体基板に各案子間分段絶徴膜形成後前配 10 み、消去可能なフラッシュメモリとして製造され、半導 体装置の製品化後に電気的に費き込んでROMとして使 用されている。

[0007]

【発明が俘決しようとする課題】従来のフラッシュメモ リ森子とROM森子を有する半草体装置では前述のよう に両メモリ姦子が同一工程で経済されているため、RO Mについても一旦容込みを行わないとメモリとして使用 することができず、使用段階で貸込みを行わなければな らないという問題がある。

【0008】本発明では叙上の問題を解消するため、フ ラッシュメモリ素子を有する半導体装置の中に、半導体 装置の製造プロセスで登込み操作を行ってROM案子を 作製する半導体装置の製法を提供することを目的とす

[0009]

【課題を俘決するための手段】本発明の半導体装置の製 法は、包気的に魯込み、読出し、消去可能な不揮発性メ モリ案子と説出し専用のメモリ案子とを有する半導体装 位の製法であって、前配銃出し専用のメモリ素子がスレ ッショルド電圧を制御する不純物の導入により「0」ま たは「1」の2状態の書込みが行われ、他の工程は前記 不抑発性メモリ索子と同一工程で形成されてなるもので ある。

[0010]

【作用】本発明によれば、通常のフラッシュメモリ察子 の製造工程の途中で、ゲート貸短形成前に不飽物のイオ ン注入の工程を2回増やしてゲート電極下の不純物温度 を異ならせているため、スレッショルド電圧が変えら れ、「1」の状態と「0」の状態を半導体装置の製造プ 40 ロセス中に音き込むことができ、製品後の音込みを行わ なくても、ただちにROMとして作功する。

【0011】また半草体装置の中に、魯込み可能なフラ ッシュメモリ森子の部分も通常の設造工程のままで形成 でき、フラッシュメモリ素子は従来通り形成でき、フラ ッシュメモリ素子と半導体装置の製造プロセスで當込み を行ったROMを併用した半導体装置が容易にえられ る。

[0012]

【実施例】本発明によるフラッシュメモリ案子とROM 【0005】このフラッシュメモリ寮子は、フローティ 50 案子を有する半導体装置のROM寮子部分について、

3

「1」の状態と「0」の状態を形成する方法を図面を参 照しながら説明する。

【0013】まず、図1に示すように半導体基板1の表 面に京子間分印用のLOCOS酸化原8を熱酸化法など により、各森子間に形成して森子間分ほを行う。この形 成はたとえば、p型半導体基板1に周知のチッ化膜など 磁化防止限をLOCOS酸化取8形成場所以外に形成し て約1100℃で約90分間の熱処理により行う。

【0014】つぎに、ROM森子形成掲所に「1」の状 **遠を形成するための第1のスレッショルド電圧を制御す 10 成される。** る不飽物を導入する。具体的には、図2に示すように前 配半草体基板1の表面からポロンなどのp型の不純物を 全面に打込む。これにより、不飽物は顧厚の尊いシリコ ン磁化膜4を通過して下層の半導体基板内部に導入され p* 型の第1のスレッショルド電圧制御用不炖物領域10 を形成する。ポロンの打込み条件は、たとえば打込みエ ネルギーが40~50keV、ドーズ母1 E12~3 E12atom s cm-1 で行われ、10¹⁶~10¹⁷ cm-8 の高温度の第1のスレ ッショルド電圧制御用不純物領域10が形成され、スレッ ショルド電圧を1 Vにすることができる。

【0015】つぎに、ROM索子部分で第2の状態であ る「0」の状態を貸き込む部分のみが邸出するように他 をマスクして、第2のスレッショルド電圧を制御する不 炖物を導入する。 具体例としては、 図3に示すように、

「1」の状態を形成する左側のセル部分上部をレジスト 膜12により被囚したのち、再度ポロンイオンの打込みを 行う。ポロンイオンの打込み条件は、たとえば打込みエ ネルギー40~50keV、ドーズ母5 E12~1 E13atoms cm-2で打込むことにより、「0」の状態を形成する右側 のセル部分にさらに高温度の第2のスレッショルド電圧 30 制御用不純物領域11が形成される。その過度は10~7~10 18 cm 3 程度に増し、スレッショルド貸圧を7 V位にする ことができる。以上の2条件で不純物を導入することに より、「1」の状窟と「0」の状態の2状態の登込みが できる。

【0016】そののち、他のフラッシュメモリ索子と同 じ工程で、第1のポリシリコン膜5、層間絶景膜6、第 2のポリシリコン段7が頃次形成され、パターニングに よりゲート口紅が形成される。ROM素子としてはゲー ト国位は1層で形成されればよく、このような形成にす 40 る必要はないのであるが、この半事体装置の他のセル部 分にはフラッシュメモリ索子が形成されており、ROM **葬子形成のための単独の製造工程を最小限に抑えるのが** 本発明の目的であるため、フラッシュメモリ森子と同工 程で形成している。 すなわち、第1のポリシリコン膜が フラッシュメモリ森子でフローティングゲートになり、 第2のポリシリコン膜がフラッシュメモリ素子でのコン トロールゲートになるものである。この构成でROM紫 子のゲート電粒も第1のポリシリコン膜5と第2のポリ シリコン饃7の2尺で形成されるが、第1のポリシリコ 50 る必要もなく、製造条件が簡略化される。

ン陰にエレクトロン注入は行われず、第2のポリシリコ ン原に制御口圧が印加されれば、層間隔6を介して第1 のポリシリコン膜に電子が瞬起され散瞬起された電子が さらにゲート絶母膜4を介してチャネル領域に作用し、 「1」、「0」の状態を認み出すことができ、ROM衆 子としての助作に何ら不都合はない。

【0017】さらにそののち、前述の不純物と異なる郡 **電型の不純物が前記ゲート電極の両側に形成され、ソー** ス領域2、ドレイン領域3としてトランジスタ部分が沿

【0018】具体例としては、図4に示すように、CV D法などにより第1のポリシリコン膜5、シリコン酸化 段またはシリコンチッ化段などの層間度6、第2のポリ シリコン膜7がそれぞれ0.2 μm、0.03μm、0.4 μm の厚さで頃次既知の方法により形成され、パターニング されて図4に示すように、チャネル領域(スレッショル ド電圧制御用不純物領域) 10、11上にゲート電極として 形成される。さらに、たとえばリンイオンがイオン打込 みされることにより、チャネル領域の両側にn+ 型の高 レイン領域3が形成され、ROM案子が形成される。

【0019】このソース領域2、ドレイン領域3はフラ ッシュメモリ索子でも同様に形成され、全く同じ工程で 形成される。また他の母錏膜などのすべての製造工程は 従来のフラッシュメモリ泰子の製造工程と同じである。 したがって、本発明によれば、従来のフラッシュメモリ 案子を有する半導体装置の製造工程に、2工程の不純物 導入工程を追加するだけで、フラッシュメモリ素子のみ ならず貸込み済みのROM素子も形成された半導体装置 がえられる。

【0020】なお、前述の実施例では不純物の導入をイ オン注入で行う例で説明したが、イオン注入法に限ら ず、他の拡散などにより不純物が導入されてもよい。 [0021]

【発明の効果】本発明によれば、フラッシュメモリ索子 と競出し専用メモリ森子を有する半草体装置の製造工程 で、わずかの工程を追加するだけで登込み済みの銃出し **専用のメモリ案子が形成され、使用段階で貸込みをしな** くても真ちに説出しを行うことができ、使用し易いとい う効果がある。

【0022】さらにこのROM素子部分はむ込みの必要 がないため、ゲート絶録膜を萪く制御する必要がなく (従来100 ±10オングストロームに形成しなければなら なかったのが200 ~300 オングストロームの箆囲でよ い)、他の周辺トランジスタのゲート絶録膜と同様に形 成すればよく、製造作类がし易く信頼性も向上する。

【0023】さらに、このROM森子部分ではデータの 消去の必要もないため、ソース領域に高耐圧がかかるこ とがなく、ソース領域に高耐圧用の低温度領域を形成す